资讯池
韬定律V2发布 先进封装EDA迎新风口
日期: 2026-07-07 20:15来源: baidu域名: sj.cfi.cn
溯源
重要性：关注级 · 70·对象槽：sector_style·对象关系：sector_transmission·影响对象：sector:半导体、sector:芯片、sector:先进封装、sector:AI、sector:算力、stock:半导体·来源/栏目：sj.cfi.cn·搜索词：先进封装 最新 政策 动态 2026·入口：同搜索词资讯·抓取时间：2026-07-09 15:09:22·信任分层：normal
数据显示，华为半导体业务负责人何庭波于2026年7月3日发布韬τ定律V2版本。该版本重点阐释齿轮比定义为混合键合间距与顶层金属间距的比值，补充麒麟2026量产实测数据，并明确工程落地路径。最新测试显示，麒麟2026在同等性能下归一化功耗0.59，较上一代下降41%，归一化面积0.625，功率密度仅下降5.6%，混合键合间距已达1.5μm，热管理和能效表现达到移动端规模化量产要求。
一份研报观点认为，V2版本进一步凸显逻辑折叠技术的商业化潜力。研报指出，当齿轮比接近1时，芯片设计可从离散模块转向以标准单元为核心的全域连续优化，垂直层电路性能实现最优，EDA工具需支持跨有源层协同设计。研报认为，先进封装是逻辑折叠量产的工艺底座，EDA工具链则是最大增量来源。麒麟2026已验证移动端可行性，2030年前后技术将延伸至AI算力领域，昇腾990有望成为首款逻辑折叠AI加速芯片。
研报认为，当前顶层金属间距约720nm时，混合键合间距需压缩至2μm以下，这对键合、刻蚀、量测等环节提出极高协同要求，也为国内相关技术平台带来明确机遇。 华大九天具备3DIC全流程设计验证能力， 长电科技XDFOI工艺平台可实现1.5μm超细间距混合键合与多层堆叠，工艺匹配度高。随着逻辑折叠从移动端向AI集群拓展，产业链相关环节有望持续受益于技术迭代带来的订单增长和市场空间扩张。 中财网